THIN-FILM TRANSISTOR

Publication number: JP2260460 (A)

Publication date:

1990-10-23

Inventor(s):

MORI HISATOSHI; YAMAMURA NOBUYUKI

Applicant(s):

CASIO COMPUTER CO LTD

Classification:

- international:

H01L29/78; H01L21/336; H01L29/786; H01L29/66; H01L21/02; (IPC1-


7): H01L29/784

- European:

Application number: JP19890078389 19890331 **Priority number(s):** JP19890078389 19890331

Abstract of JP 2260460 (A)

PURPOSE: To prevent the formation of capacitance between a gate electrode and a source electrode and between the gate electrode and a drain electrode by a method wherein an n-type semiconductor layer is formed so as to be faced with the gate electrode at the upper part and the lower part and the source electrode and the drain electrode are formed in positions which are not overlapped with the gate electrode at the upper part and the lower part. CONSTITUTION:An n-type semiconductor layer 15 which has been laminated on an i-type semiconductor layer 14 and which is composed of n<+>-a-Si is formed so as to be faced with a gate electrode 12 at the upper part and the lower part and is separated at a channel part.; A source electrode and a drain electrode 16, 17 which have been formed on the n-type semiconductor layer 15 and which are composed of a metal such as Cr or the like are formed in positions which are not overlapped with the gate electrode 12 at the upper part and the lower part. These electrodes are connected to an i-item semiconductor layer 14 via the n-type semiconductor layer 15. Thereby, it is possible to prevent the formation of capacitance between the gate electrode 12 and the source electrode 16 and between the gate electrode 12 and the region electrode 17.



Data supplied from the esp@cenet database — Worldwide

19日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平2-260460

@Int.Cl. 5

識別記号 庁内整理番号 ❸公開 平成2年(1990)10月23日

H 01 L 29/784

8624-5F H 01 L 29/78 311 X

審査請求 未請求 請求項の数 1 (全5頁)

59発明の名称 薄膜トランジスタ

> 20特 願 平1-78389

願 平1(1989)3月31日 223出

⑩発 明 者 森 東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

@発 山村 侰 東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

勿出 顧 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

1. 発明の名称

薄膜トランジスタ

2. 特許請求の範囲

ゲート電極と、ゲート絶縁膜と、「型半導体脳 と、n型半導体層と、ソースおよびドレイン戦極 とを備えた薄膜トランジスタにおいて、前記n型 半導体層は前記ゲート電極と上下に対向させて形 成し、前記ソースおよびドレイン電極は前記ゲー ト電極と上下に重ならない位置に形成したことを 特徴とする薄膜トランジスタ。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は薄膜トランジスタに関するものである。 〔従来の技術〕

薄膜トランジスタ(TFT)としては、逆スタ ガー型、スタガー型、逆コブラナー型、コプラナ 一型のものがある。

第8図は従来の薄膜トランジスタを示したもの ・で、ここでは逆スタガー型のものを示している。

第8回において、1はガラス等からなる技板であ り、この基板1上にはCF等の金属からなるゲー ト電攝2が形成されている。また、3は上記ゲー ト電極2の上に基板1のほぼ全面にわたって形成 されたSIN等からなるゲート絶縁膜、4はこの ゲート絶縁膜3の上に形成されたi-a-Siか らなる i 型半導体層であり、この i 型半導体層 4 はゲート絶縁膜3を介してゲート電極2と対向し ている。また、5は上記1型半導外層4の上に積 脳されたn+-a-Siからなるn型半導体脳で あり、このn型半導体層5はゲート電極2と上下 に対向させて形成され、チャンネル部において分 雌されている。6および7は上記れ型半導体陥5 の上に形成されたCF等の金属からなるソース電 極およびドレイン電極であり、このソース、ドレ イン電極も、 7 は上記 n 型半導体層 5 と同じパタ ーンに形成されて、このn型半導体層 5 を介して i型半導体層4に接続されている。なお、この薄 膜トランジスタは、例えばTFTアクティブマト リックス型液晶表示素子の画業代極選択用スイッ

チング素子等として使用されており、TFTアクティブマトリックス型液晶表示素子の場合は、上記消験トランジスタのゲート電極2はゲートライン (走査ライン)に、ドレイン電極7はデータラインに、ソース電極6は画素電極に接続されている。

〔発明が解決しようとする課題〕

しかしながら、上記従来の薄膜トランジスタでは、そのソース電極6とドレイン電極7とがそれぞれ、n型半導体層5およびi型半導体層4とゲート絶線膜3とを介してゲート電極2と上下に対向しているために、ゲート電極2とソース電極6との間およびゲート電極2とドレイン電極7との間に大きな容量 Cos. Capが発生するという問題をもっていた。

このため、上記従来の薄膜トランジスタを例えばTFTアクティブマトリックス型液晶表示素子の調素電塩選択用スイッチング素子として使用すると、ゲート電圧の印加による薄膜トランジスタのオンによってデータラインから画素電極に印加

(作用)

(実施例)

以下、本発明の一実施例を図面を参照して説明する。

第1 図は本実権例の薄膜トランジスタの断面を示したもので、図中11はガラス等からなる基板であり、この基板11上にはCr 等の金属からなるゲート電極12が形成されている。また、13

された電圧が、薄膜トランジスタをオフさせた瞬間にゲート・ソース間容量(Ccs)と液晶容量(Ccc)との比に応じて配分され、そのために酶素電極電圧がデータ電圧よりも降下してしまうから、次に酶素電極が選択されるまでの1フレーム期間中における表示特性が悪くなってしまう。

本発明は上記のような実情にかんがみてなされたものであって、その目的とするところは、ゲート電極とソース電極との間およびゲート電極とドレイン電極との間にほとんど容量をもたない薄膜トランジスタを提供することにある。

(課題を解決するための手段)

本発明の薄膜トランジスタは、上記目的を達成するために、ゲート電極と、ゲート絶縁と、i 型半導体層と、n型半導体層と、ソースおおいド レイン電極とを備えた薄膜トランジスタにおいて、 前記n型半導体層は前記ゲート電極と上下に対向 させて形成し、前記ソースおよびドレイン電極は 前記ゲート電極と上下に重ならない位置に形成し たものである。

は上記ゲート電極2の上に基板1のほぼ全面にわ たって形成されたSIN等からなるゲート絶縁膜、 14はこのゲート絶縁膜13の上に形成された i-a-SIからなるi型半導体層であり、この i 型半導体階14はゲート絶線膜13を介してゲ 一ト増援12と対向している。また、15は上記 i 型半導体層14の上に積層されたn+ -a-SIからなるn型半導体層であり、このn型半導 体層15はゲート電艦12と上下に対向させて形 成され、チャンネル部において分離されている。 16および17は上記n型半導体層15の上に形 成されたCF等の企風からなるソース電極および ドレイン電極であり、このソース、ドレイン電極 16, 17は、前記ゲート電振12と上下に重な らない位置に形成されて、上記 n 型半導体層 1 5 を介して「型半導体層14に接続されている。な お、この実施例では、上記 n 型半導体脳 1 5 の分 離部分(チャンネル部)の長さℓ; を5/m 、ソー ス、ドレイン増掘16、17とゲート増極12と の水平方向の間隔 0 2 を 5 μm、 n 型半導体層 1 5

のソース, ドレイン電極16, 17からの突出長を13 は94mとしている。

第2 図および第3 図は上記薄膜トランジスタの静特性を示しており、第2 図は V p (ドレイン 地圧) - 1 p (ドレイン 地流) 特性を示し、第3 図は V c = 15 V における V a - 1 p 特性を示し、第3 図は V c = 15 V における V a - 1 p 特性を示している。しかして、上記薄膜トランジスタにおいては、ソースおよびドレイン地極 1 6 , 1 7 をゲート地極 1 2 と上下に重ならない位置に形成しているから、ゲート地極 1 2 とソース 地極 1 6 との 間 およびゲート地極 1 2 とドレイン地極 1 7 との間 の高間波 領域における容量をほとんどなくすことがで

第6図は第4図および第5図に示した2種類の試験用業子についてその周波数特性を調べた結果を示しており、横軸は周波数(Khz)、縦軸は、周波数を変化させて求めた最大容益(Cmax)に対する各周波数での測定容益(C)の割合(C/Cmax)を示している。上記試験用業子は、ガラ

きる。

様にしたものの周波数特性は第6 図に破線で示す ような特性であり、この第4図の試験用業子は、 放大で65 pF 程度の容量をもっている。これに対 して、第5図の試験用素子のように上部金属膜 18を下部企属機12aの1/3の面積にしたも のの周波数特性は第6図に実線で示すような特性 であり、この第5図の試験用案子は、低周波領域 (1.0 Kik) では最大で 63 pF と第 4 図の試験用 ※子と同程度の容量をもつが、高周波領域(1.0 M Hz) では19 pF (C/C max = 0.3) しか容量 をもたない。なお、第5図の試験用素子が低周波 領域で第4図の試験用素子と同程度の容量をも つのは、i型半導体層14aの上に下部金属膜 12 a と同一パターンに形成されている n 型半導 体層15aが低周波領域では電極として働くため であり、n型半導体層15aだけの単一層の領域 は、低周波領域では容量をもたない。

すなわち、ゲート電極12とソース電極16と の間およびゲート電極12とドレイン電極17と の間の容皿は、ゲート電極12に対するソースお

ス基板11a上に下部金属膜12aを形成し、そ の上にSi Nからなる絶線膜13aと、i-a-SIからなるi型半導体脳14aとを積層すると ともに、この1型半導体層14 aの上にn+-a - SI からなる n 型半導体層 1 5 a を前記下部金 阿膜12aと同一パターンに形成し、このn型半 導体層15aの上に、上部金属膜18を形成した もので、第4図の試験用業子は、上部金属膜18 を下部金属膜12aとほぼ同じ面積(3.6 × 10-3 cd)に形成したものとされ、第5図の試験川紫子 は、上部金属膜18を下部金属膜12aの1/3 の面積に形成したものとされている。なお、第4 図および第5図において、19は上部企風機18 から粕根膜13aまでの殺脳膜の一部に形成され た、下部金属版12mに選圧を印加するための開 口である。

この2種類の試験用案子について、下部金属膜12aに35Vの試験電圧を印加してその周波数特性を割べたところ、第4図の試験用案子のように上部金属膜18を下部金属膜12aとほぼ同じ面

よびドレイン電極16、17の重なり部分の面積によって変わるのであり、上記実施例の薄膜トランジスタのように、ソースおよびドレイン電極16、17をゲート電極12と上下に重ならなない位置に形成すれば、ゲート電極12とドレイン電極16との間の高周波領域での容量は、第6図に実線で示した特性よりもさらに小さくなる。

しかも、上記実施例の薄膜トランジスタでは、ゲート電極12とソースおよびドレイン電極16. 17とを接続するn型半導体層15を前記ゲート電極12と上下に対向させて形成して、ソースおよびドレイン電極16.17を上記n型半導体層15を介しては型半導体層14に接続しているから、前述したようにn型半導体層15にソースおよびドレイン電極としての作用をもたせてトランジスタ特性を確保することができる。

すなわち、単にゲート電極 1 2 とソース電極 1 6 との間およびゲート電極 1 2 とドレイン電極 1 7 との間の容量をなくすのであれば、第 7 図に

そして、例えばTFTアクティブマトリックス型波晶表示案子の画案電極選択用スイッチング案子として使用される薄膜トランジスタの場合、 Ionの必要なゲートON時間は約60μsecで周波

TFTアクティブマトリックス 塑液 品表示案子の 画素 電極 選択用 スイッチング素子として使用される 薄膜トランジスタに 限らず、 その他の用途に使 用される 薄膜トランジスタにも適用することがで きる。

「発明の効果)

本発明の海膜トランジスタは、ゲート電極と、 ゲート絶縁膜と、i型半導体脳と、n型半導体脳 と、ソースおよびドレイン電極とを備えた海膜や ランジスタにおいて、前記n型半導体脳は前記サートで対してが 一トで対してで対向させて形成した前記リース およびドレイン電極は前記ゲートで極と上下に近 ならない位置に形成したものであるから延上下に近 ならない位置に形成したものであるかが低と上下に近 なるとソース電極との間の容量をほとんどなくすることがで きる。

4. 図面の簡単な説明


第1 図は本発明の一実施例を示す薄膜トランジスタの断面図、第2 図および第3 図は同じく薄膜


数に換算すると17К比であり、また、ゲート・ソ ース間容量(Ccs)の悪影響がでるゲートパルス の立ち下がり時間は約60μ sec で用波数に換算す ると20MH2である。そして、上記実施例の薄膜ト ランジスタのように、ソース、ドレインのゲート 電極12と対向する部分をn型半導体脳15だけ の単一層とすれば、ゲートON時間 (17KHz) で はn型半導体層15がソース、ドレイン電腦とし て働いてオン電流(lon)が流れ、またゲート立 ち下がり時間 (20M Hz) ではゲート・ソース間容 益(Ccs)をもたないから、薄膜トランジスタを オフさせた瞬間に画楽電極電圧がゲート・ソース 間容盤(Ccs)と液晶容量(Ccc)との比に応じ て配分されることはなく、したがって、次に面炎 電極が選択されるまでの1フレーム期間中におけ る設示状態を維持することができる。


なお、上記実施例では、逆スタガー型の薄膜トランジスタについて説明したが、本発明は、スタガー型、逆コブラナー型、コブラナー型の薄膜トランジスタにも適用することができるし、また、


トランジスタのVa-1p特性図およびVb-1p特性図、第4図および第5図は消膜トランジ スタの周波数特性を調べるための試験川 素子の が3回図、第6図は第4図および第5図の試験川 素子 の周波数特性図、第7図はソースおよびドレイン 電極とn型半導体層とをゲート電極と上下に重な らない位置に形成した薄膜トランジスタの断面図である。

出願人 カシオ計算機株式会社









第6図